מעגלים משולבים ומבוא ל-VLSI

עבודת בית מס׳ 1 - אפיון טרנזיסטורים, תכנון ומימוש מעגלי CMOS

מגיש : אריאל פיסחוב

תאריך הגשה : 23.04.26

תוכן עניינים

חלק א' - הכרת ההתקנים

א.1 - הפקת IV Curves של התקנים בסיסיים 3
א.2 - מדידת זרמי הזליגה העיקריים של הטרנזיסטורים 14

חלק ב' - בניית מהפך

ב.1 - תכנון סכמטי של מהפך ובדיקתו 21
ב.2 - תכנון Layout של מהפך ובדיקתו 28

חלק ג' - בניית Buffer

ג.1 - תכנון סכמטי של הBuffer ובדיקתו 37
ג.2 - תכנון Layout של התא ובדיקתו 44

חלק א' - הכרת ההתקנים

בסעיפים הבאים, נשתמש בהתקנים עם אורך מינימלי ועם רוחב המחושב לפי הנוסחה הבאה (כאשר מספר הקבוצה G אצלנו היא 5):

$$W[nm] = 420 + (G \cdot 10) = 420 + (5 \cdot 10) = 470nm$$

נזכור גם באופן כללי כי הזרם $I_{DS} \propto \frac{W}{L}$, כלומר עבור W שלנו שמעט גבוה מערכו המינימלי, נצפה לקבל זרמים מעט גבוהים במהלך העבודה.

א.1 - הפקת IV Curves של התקנים בסיסיים

בסעיף זה נלמד להפיק את הIV Curves של הטרנזיסטורים הבסיסיים (nmos, pmos, nmos_native) המובדלים ביניהם בעיקר בערך מתח הסף שלהם. מעקומות אלו, ניתן להפיק מידע על התנהגות ההתקנים והמאפיינים העיקריים לצורך ניתוחים חשמליים. בעקומות הללו, ציר ה-y הינו התיר המתאר את זרם ה-drain-source (בMOSFET אין זרם דרך השער), וציר ה-x הוא מתח drain-source או מתח gate-source (כל אחד לצורך ניתוח שונה).

א.1.1 - יצירת סכמה פשוטה


לצורך האנליזה, נפתח ספריה ובתוכה נפתח קובץ Schematic Cell View של הסכמה הפשוטה. הסכמה כוללת את הטרנזיסטורים מהסוג:

pmos_33, nmos_33, pmos_18, nmos_18, nmos_native


הטרנזיסטורים נבדלים ביניהם במתחי הסף (כלומר xMOS_18 מיועדים למתחים של $1.8V$ ו-xMOS_33 מיועדים למתחיל של $3.3V$. ה-nmos_native מיועד גם למתחים של 1.8v). ניצור Instance עבור כל טרנזיסטור, כאשר נגדיר רוחב השער - $W = 470[nm]$. את הטרנזיסטורים נקח מהספריה ts018_prim, ואת שאר הרכיבים (כמו מקורות) נקח מהספריה הנקראת analogLib. להדקי G ו-D נחבר מקורות מתח נפרדים ועבור ה-nMOS נחבר את S ו-B לאדמה, ואילו עבור pMOS נחבר את S ו-B לVDD.

הסכמות:


שמות למקורות על מנת שיהיה נוח לאיתור בהמשך (מתחי שפך, שער ומקור)




PMOS_33




PMOS_18



NMOS_33



NMOS_18



NMOS_Naive

א.2.1 - סימולציית DC Sweep על VDS

בחלק זה נריץ סימולציה DC Sweep על V_{DS} כאשר הוא נע מ0 ועד V_{DD} (עם $|V_{GS}| = V_{DD}$), ונציג את זרמי הI_{DS} של שני סוגי טרנזיסטורים - NMOS וPMOS. לצורך הרצת הסימולטור, נפתח תחת Launch t את ADE Assembler. נשתמש בפונקציית Append על מנת לקבל תצוגה של שני הגרפים על גרף אחד. דרישה זו מאלצת אותנו לבצע טסטים לא לכל טרנזיסטור בנפרד (כי אחרת לא נוכל להשתמש ב append ולהציג על אותה עקומה את התוצאות). לכן נבצע טסט רק עבור nmos ו pmos (ולא לכל תת סוג).


נתחיל בהגדרת הטסטים עבור הרכיבים עליהם נבצע Sweep:

<u>הגדרת test עבור NMOS</u>: (עבור nmos_33, nmos_18, nmos_native)

עבור טרנזיסטור NMOS, המתח הגבוה נמצא ב drain בעוד שהמתח הנמוך בsource מוארק. בסימולציה זו נרצה שמתח השער ישאר קבוע, כלומר $|V_{GS}| = V_{DD}$, לכן נבחר את הפרמטר שהגדרנו למתח השער Vg_n_33=3.3V ו - Vg_n_18=Vg_n_native=1.8V, ונקבל כי מתחת VGS בשני המקרים שווה למתח השער כי $V_S = 0$ (מוארק), כלומר:

$$|V_{GS}| = |V_G - V_S| = |V_G - 0| = |V_G| = V_{DD}$$ - עבור שלושת ה-NMOS (רק V_{DD} משתנה בהתאם).

תיאור הפעולה במערכת: פותחים test, מייבאים את כל המשתנים שהגדרנו בלשונית הסכמה (Design Variable) ומכניסים ערכים למשתנים הרצויים לאותה הסימולציה. הגדרנו באנליזה את משתנה הסריקה (Vd_n_x), בחירת dc sweep, וטווח הסריקה (משתנה לפי מתחי הסף השונים). בחלון ה-Results, תחת העמודה Nominal, בחרנו בDirect plot ואז הMain form, סימנו את המוצא הרצוי שלנו מהסכמטי (ע"י לחיצה על הdrain הרצוי בשביל I_D), השתמשנו במוד של Append כנדרש, וסימנו Current כדי לקבל את זרמי הטרנזיסטורים במוצא. הרצנו 3 סימולציות שונות, כאשר עבור כל סימולציה הגדרנו מוצא רצוי שונה (ע"י סימון בעמודת הplot), והוספנו לאותו הגרף את התוצאות.



עבור טרנזיסטור PMOS, המתח הגבוה נמצא ב Source בעוד שהמתח הנמוך בDrain, וכפי שלמדנו בקורסים קודמים,PMOS פועל עבור מתחי שער נמוכים ($V_G = 0$).

בסימולציה זו נרצה שמתח השער-מקור ישאר קבוע, כלומר $|V_{GS}| = V_{DD}$, לכן כאן כיוון ש$V_S = V_{DD}$ נבחר את הפרמטרים שהגדרנו למתח השער $Vg_p_33=Vg_p_18=0V$ ונקבל: $|V_{GS}| = |V_G - V_S| = |0 - V_S| = |V_S| = V_{DD}$ - עבור שני ה-PMOS (רק VDD משתנה בהתאם).

כאן נריץ את הsweep על מתחי ה-drain מ-VDD ועד 0v. (תיאור הפעולה במערכת זהה לזה של הNMOS, עד כדי בחירת משתנים למוצא ובsweep).


<u>תוצאות NMOS:</u>

שלושת איזורי הפעולה של הטרנזיסטור ומשוואותם כפי שלמדנו בקורסים קודמים:

Cut Off	$V_{GS} \le V_T$	$I_{DS} = 0$
Linear	$V_{GS} > V_T,\ V_{DS} \le V_{GS} - V_T$	$I_{DS} = \mu_n C_{ox} \frac{W}{L}\left[(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2}\right](1 + \lambda V_{DS})$
Saturation	$V_{GS} > V_T,\ V_{DS} > V_{GS} - V_T$	$I_{DS} = \frac{1}{2}\mu_n C_{ox} \frac{W}{L}(V_{GS} - V_T)^2(1 + \lambda V_{DS})$

נזכר כי בסימולציה זו, V_{GS} הוא קבוע ורק V_{DS} משתנה. באיזור הלינארי נצפה לעקומה כמעט לינארית עבור ערכי V_{DS} יחסית נמוכים, ואילו באיזור הרוויה כיוון שלזרם אין תלות בV_{DS} (עד כדי λ מאוד קטן), נצפה לקבל עקומה כמעט ישרה, וזה עבור מתחי Vds יחסית גבוהים.

להלן גרף התוצאות:




מNMOS_33 (עקומה צהובה) כי מתקיים $V_{DS} = V_G - V_{th}$ (V_{th} גדול מוריד את V_{DS}) כפי שרואים בגרף. נשים לב כי גם זרם הרוויה של הטרנזיסטור הקטן יותר, הוא יותר קטן, מה שגם מסתדר עם התיאוריה. עבור הNative_NMOS, הוא נכנס לרוויה מעט לאט יותר מהNMOS_18 הרגיל, כיוון ש-מתח הסף שלו נמוך יותר. הגיוני לפי התיאוריה.


תוצאות PMOS:

Cut Off	$V_{SG} \le \lvert V_T \rvert$	$I_{SD} = 0$
Linear	$V_{SG} > \lvert V_T \rvert,\ V_{SD} \le V_{SG} - \lvert V_T \rvert$	$I_{SD} = \mu_p C_{ox} \frac{W}{L}\left[(V_{SG} - \lvert V_T \rvert)V_{SD} - \frac{V_{SD}^2}{2}\right](1 + \lambda V_{SD})$
Saturation	$V_{SG} > \lvert V_T \rvert,\ V_{SD} > V_{SG} - \lvert V_T \rvert$	$I_{SD} = \frac{1}{2}\mu_p C_{ox} \frac{W}{L}(V_{SG} - \lvert V_T \rvert)^2(1 + \lambda V_{SD})$

בשונה מNMOS, הזרם שלילי כלומר מקבלים כי המטען הזורם דרך ה-drain חיובי.

כלומר לפי התיאוריה: $V_{GS1} < V_{GS2} < V_{GS3}$





כאמור אכן קיבלנו זרמים שליליים. כיוון שאנו כאן מודדים את הזרם כפונקציה של מתח השפך, והמתח הגבוה הוא בV_{DD} = V_S, אזי עבור מתחי V_D נמוכים, V_{SD} עדיין גבוה לכן אנו באיזורי הרוויה (צד שמאל של גרף - V_{SD} מקסימלי). כאשר V_D הולך וגדל אנו נכנסים לאיזור הלינארי, שכן כעת V_{SD} קטן יותר (V_{DS} בערכו המוחלט קטן יותר). לבסוף עבור $V_{D-PMOS1.8} = 1.8V$ ו-$V_{D-PMOS3.3} = 3.3V$, אנו באיזור הקטעון כיוון ש-$V_D = V_{DD}$,

כלומר $V_{DS} = 0$, ולכן ניתן לראות בגרף כי באמת הזרמים מתאפסים. בנוסף, ההבדל בין העקומות נובע מההבדלים במתחי הסף, כלומר ניתן לראות כי PMOS_18 (ירוק) נכנס לרוויה מהר יותר מהPMOS_33, וגם זרם הרוויה שלו בערכו המוחלט יותר נמוך. כלומר מתסדר לפי התיאוריה.

א.1.3 - סימולציית DC Sweep על VGS


בחלק זה נריץ סימולציה DC Sweep על V_{GS} כאשר הוא נע מ0 ועד V_{DD} (עם $|V_{DS}| = V_{DD}$ קבוע), ונציג את זרמי הI_{DS} של שני סוגי טרנזיסטורים - NMOS וPMOS.

הגדרת test עבור NMOS: (עבור nmos_33, nmos_18, nmos_native)

עבור טרנזיסטור NMOS, המתח הגבוה נמצא ב drain בעוד שהמתח הנמוך בsource מוארק. בסימולציה זו נרצה שמתח השפך ישאר קבוע, כלומר $|V_{DS}| = V_{DD}$, לכן נבחר את הפרמטר שהגדרנו למתח השפך $Vd_n_33=3.3V$ ו- $Vd_n_18=Vd_n_native=1.8V$, ונקבל כי מתחת V_{DS} בשני המקרים שווה למתח השפך כי $V_S = 0$ (מוארק), כלומר:

$$|V_{DS}| = |V_D - V_S| = |V_D - 0| = |V_D| = V_{DD}$$ - עבור שלושת ה-NMOS (רק V_{DD} משתנה בהתאם).

תיאור הפעולה במערכת: מוצאים (ציר y - זרמי השפך) אותו דבר כמו סעיף קודם, רק שהפעם בDesign variables מה שנשאר קבוע זה מתחי השפך, ועושים בAnalysis סימולציית dc sweep על מתחי השער.



עבור טרנזיסטור PMOS, המתח הגבוה נמצא ב Source בעוד שהמתח הנמוך בDrain, וכפי שלמדנו בקורסים קודמים,PMOS פועל עבור מתחי שער נמוכים ($V_G = 0$).

בסימולציה זו נרצה שמתח השפך-מקור ישאר קבוע, כלומר $|V_{SD}| = V_{DD}$, לכן כאן כיוון ש$V_S = V_{DD}$ נבחר את הפרמטרים למתח השפך להיות: Vd_p_33=Vd_p_18=0V ונקבל:


$|V_{DS}| = |V_D - V_S| = |0 - V_S| = |V_S| = V_{DD}$ - עבור שני ה-PMOS (רק V_{DD} משתנה בהתאם).

כלומר כאן Vs_p_33=3.3v, Vs_p_18=1.8V

כאן נריץ את הsweep על מתחי ה-שער מ-V_{DD} ועד 0V. (תיאור הפעולה במערכת זהה לזה של הNMOS, עד כדי בחירת משתנים למוצא ובsweep).


<u>תוצאות NMOS:</u>

נצפה לפי התיאוריה כי ככל שמתח V_{GS} יגדל (כלומר V_G יגדל כי $V_S = 0$ קבוע מוארק), כך כאשר הוא יעבור את מתח הסף (תלוי טרנזיסטור) הוא יכנס להולכה.



ניתן לראות כי עבור שלושת הטרנזיסטורים, קיבלנו זרם גם עבור מתחים מתחת למתח הסף (זרמי דיפוזיה בהיפוך חלש/מחסור). ניתן בנוסף ישירות לראות את השפעת מתח הסף על תחילת ההולכה כתלות במתח השער, כלומר מתח סף נמוך גורר שלא נדרש להפעיל מתח שער גבוה כדי לגרום לתחילת ההולכה.

תוצאות PMOS:



קיבלנו למעשה תופעה הפוכה בכיוונים לזו של הNMOS. עבור כל אחד מהטרנזיסטורים, כאשר V_{GS} יהיה קטן מההפרש בין V_{DD} למתח הסף $|V_{GS}| = V_{DS} - V_{th}$ (כאן $V_{DS} = V_{DD}$ קבוע), הטרנזיסטור ימצא בהולכה והזרם יקטן עד אשר $V_G = V_{th}$ (כמעט בגלל זרמי הזליגה). מכאן הם יהיו בקטעון כיוון ש$V_{DD} - V_{th}$ יהיה קטן מV_{SG}. זה מסתדר לנו במדויק עם הרקע התיאורתי.

בנוסף לתוצאות הללו, שמנו לב במהלך כלל הסימולציות כי זרמי הNMOS גבוהים במעט מאלו שלPMOS. זה מתחבר לנו לתיאוריה כיוון שלמדנו כי מוביליות האלקטרונים גבוהה מזו של חורים.

א.1.4 - חישוב מתחי הסף Vth של הטרנזיסטורים

בסעיף זה נחשב את מתחי הסף של הטרנזיסטורים. נשתמש במודל של זרמים מתחת למתח הסף כפי שלמדנו בקורסים קודמים. במודל זה, הזרם במתח הסף הינו:

$$|Ids| = 100nA \cdot (\frac{W}{L})$$

אצלנו בניסוי $W[nm] = 470$, והאורכים L משתנים בהתאם לסוג (ניתן לראותם בשרטוט הסמכות).


נרכז את החישובים בטבלה הבאה:

טרנזיסטור	**L** $[nm]$	**זרם סף** $[nA]$
nmos_18	180	$100nA \cdot (\frac{470nm}{180nm}) = 261.11$
nmos_33	350	$100nA \cdot (\frac{470nm}{350nm}) = 134.28$
nmos_native	500	$100nA \cdot (\frac{470nm}{500nm}) = 94$
pmos_18	180	$100nA \cdot (\frac{470nm}{180nm}) = 261.11$
pmos_33	300	$100nA \cdot (\frac{470nm}{300nm}) = 156.66$


מתח הסף V_{th} מוגדר להיות מתח V_{GS} שבו מתחיל לזרום זרם בטרנזיסטור (מעבר לזרמי זליגה מתחת למתח הסף). לכן, כעת נבצע עבור כל אחד מהטרנזיסטורים, סימולציית DC Sweep על ערכי V_{GS} (כאשר הוא נע מ $-1V$ =V_G בשביל מתחיל שלילים לחלק מהטרנזיסטורים, ועד $V_G = 3.3v$, כאשר נקבע את V_{DS} על ערך נמוך יחסית ($V_{DS} = 50mV$), על מנת למנוע השפעות של רוויה, מודולציה לאורך התעלה, וכך לקבל ערך V_{th} שתלוי בעיקר בV_{GS} ומשקף את תכונותיו האמיתיות של הטרנזיסטור. בגרפים שנקבל, ע״י לחיצה על Marker ואז Create Marker, כשהוא מופיע על הגרף נלחץ עליו ונשנה לכל טרנזיסטור את ערך הI_{DS} (ציר Y בMarker) אותו חישבנו בטבלה, ובהצטלבות עם V_{GS} נקבל את V_{th}. (נבצע סיולציות ללא Append על מנת שהצג של מתח הסף, ז״א הMarker יופיע בבירור ולא יתלכד בין הגרפים). את התוצאות נרכז בטבלה מטה.

<u>עבור הNMOS</u> (נזכור שכאן למעשה הגרף מציג לנו ישירות את V_{GS}, כיוון שבNMOS הSource מוארק)

NMOS_18:



NMOS_33:



ניתן לראות כי עבור אותו המתח V_{DS} קבוע, קיבלנו כצפוי כי מתח הסף של NMOS_33 מעט גבוה יותר מזה של ה-NMOS_18. בנוסף, בשני הגרפים ניתן להבחין כי הזרם אפסי עבור מתחים הקטנים מ $V_{GS} = V_{th}$, (עד כדי זרמי זליגה מאוד קטנים מתחת למתח הסף), וכאשר $V_{GS} > V_{th}$ מקבלים זרם יותר משמעותי שהולך וגדל.


NMOS_Native:




נשים לב כי כאן, להבדיל משני הNMOS האחרים, בגלל סוג הטרנזיסטור קיבלו כי מתח הסף שלו שלילי, וקרוב מאוד ל0, מה שמסתדר עם התיאוריה לסוג טרנזיסטור זה.

<u>עבור הPMOS</u> (כאן בגרפים מוצג רק כפונקציה של V_G בעוד ש$V_s = VDD$, לכן את חישוב מתח הסף נבצע בסוף בטבלה)

PMOS_18:



PMOS_33:



עבור PMOS ראינו כבר בתחילת התרגיל (סעיף קודם) כי הזרם שלילי כלומר מקבלים כי המטען הזורם דרך ה-drain חיובי. בשני המקרים רואים כי עבור $V_G > |V_{th}|$ מתחיל לזרום זרם יותר משמעותי, כלומר כיוון ש $V_S = V_{DD}$,אזי עבור $|V_G|$ גבוהים יחסית זה מתקבל. בנוסף, רואים בבירור כי מתח הסף של הPMOS_33 גבוה מזה של הPMOS_33, כצפוי.

נחשב את מתח הסף עבור ה-PMOS-ים (שהם כידוע שליליים), כאשר את V_G נקח מהגרפים:

$V_S - V_G = V_{DD} - V_G = V_{SG} = 1.8V - 1.29973V = 500.27mV = |V_{th}|$ $(PMOS_18)$

$V_S - V_G = V_{DD} - V_G = V_{SG} = 3.3V - 2.64768V = 652.32mV = |V_{th}|$ $(PMOS_33)$

<u>טבלה מסכמת של מתחי הסף: (ערכים נלקחו מהגרפים שהוצגו)</u>

טרנזיסטור	**מתח סף** V_{th}
nmos_18	$446.728mV$
nmos_33	$655.311mV$
nmos_native	$-34.524mV$
pmos_18	$-500.27mV$
pmos_33	$-652.32mV$

<u>א.2 - מדידת זרמי הזליגה העיקריים של הטרנזיסטורים</u>


בסעיף זה, נמדוד את זרמי הזליגה העיקריים של הטרנזיסטורים. נריץ סימולציית DC Operating point על ההתקנים מסעיף 1) עם $V_{DS} = VDD$ ועם מתח V_{GS} מתאים. נגדיר עבור כל הטרנזיסטורים $V_{GS} = 0$ (כלומר מתחת למתח הסף והזרם היחידי שיזרום הוא זרם הזליגה). נזכר כי עבור הטרנזיסטור NMOS_Native, מוגדר עבור $V_{GS} = 0$ כי הזרם הזורם בתעלה הוא I_{DSS}, לכן עבורו נקח מתח V_{GS} שידוע לנו בוודאות שמקיים $V_{GS} < V_{th}$. מצאנו כי $V_{th} = -34.524mV$ עבור ה-NMOS_Native, לכן נבחר $V_{GS} = -50mV$ וכך נדאג שהוא אכן יימצא בקטעון.

א.2.1 - מציאת זרמי הזליגה Ioff - Idc של הטרנזיסטורים

כעת נרצה למדוד את זרמי הזליגה, לכן לשם כך ניצור Test חדש ונגדיר אנליזה רצויה:


Design Variables

Vd_n_18	1.8
Vd_n_33	3.3
Vd_n_naive	1.8
Vd_p_18	0
Vd_p_33	0
vg_n_18	0
Vg_n_33	0
Vg_n_naive	-50m
Vg_p_18	1.8
Vg_p_33	3.3
Vs_p_18	1.8
Vs_p_33	3.3



כעת על מנת להציג את התוצאות על גבי הסכמה, נעשה Results, ואז Annotate ונבחר ב-DC Operating Points.

<u>תוצאות הסימולציה בסכמה:</u>




טבלת התוצאות עבור זרמי הזליגה:

טרנזיסטור	I_{DS} זרם זליגה (I_{Off})
nmos_18	$4.68678pA$
nmos_33	$31.2838fA$
nmos_native	$255.699nA$
pmos_18	$-3.33767pA$
pmos_33	$-844.417fA$


סדרי הגודל של זרמי הזליגה שהתקבלו הם מסדר גודל של $10^{-12}A$ עבור משפחת הטרנזיסטורים xmos_18, ו$10^{-14}A$ עבור משפחת הxmos_33. עבור משפחת ה-nmos_native, סדר הגודל הוא ב- 10^{-7}A.


א.2.2 - מציאת היחס Ion/Ioff

את ערכי I_{off} מצאנו בסעיף הקודם, וכעת נמצא עבור כל אחד מהטרנזיסטורים את ה-I_{On}, שזה קורה כאשר $V_{GS} = V_{th}$ עבור NMOS, ו$V_{GS} = V_{DD} - |V_{th}|$. כפי שמצוין בסעיף בשאלה, נשתמש בתוצאות מסעיף 1, כלומר במתחי הסף שמצאנו וע"י סימולציה של DC operating point נמצא את I_{On} (באופן מדוייק ולא ע"י נוסחה):



מתקבלים הזרמים הבאים:






$\frac{I_{On}}{I_{Off}}$	I_{On}	I_{Off}	**טרנזיסטור**
$2.354 \cdot 10^5$	$1.10307\mu A$	$4.68678pA$	nmos_18
$1.705 \cdot 10^7$	$533.441nA$	$31.2838fA$	nmos_33
1.44	$368.685nA$	$255.699nA$	nmos_native
$1.805 \cdot 10^5$	$-602.354nA$	$-3.33767pA$	pmos_18
$4.179 \cdot 10^5$	$-352.874nA$	$-844.417fA$	pmos_33

א.2.3 - מציאת ה-Subthreshold Slope (SS)

נמצא את ה-Substheshold Slope עבור כל אחד מהטרנזיסטורים. נשתמש לצורך כך בנוסחה הבאה (כאשר I_{Sub} הוא ה-Subthreshold current):

$$\frac{L}{W}\cdot\frac{1}{100}I_{Sub}=10^{\frac{V_{th}}{SS}}\rightarrow Log(\frac{L}{W}\cdot\frac{1}{100}I_{Sub})=-\frac{V_{th}}{SS}\rightarrow SS=\frac{|V_{th}|}{log(\frac{I_{on}}{I_{off}})}$$

ובצורה גרפית:



($|V_{th}|$ הוא בערך מוחלט לכן SS)

אזי נשתמש ב- $SS=\frac{|V_{th}|}{log(\frac{I_{on}}{I_{off}})}$, כאשר אצלנו I_{On} מתקבל בתח V_{th}, ואילו I_{Off} מתקבל עבור $V_{GS}=0$ (למעט ה-NMOS_Native) ואת היחס ביניהם נקח מהטבלה בעמוד הקודם. נסכם בטבלה הבאה:


טרנזיסטור	Subthreshold Slope [V/decade]
nmos_18	0.0832
nmos_33	0.0906
nmos_native	0.2180
pmos_18	0.0952
pmos_33	0.1160

נשים לב כי התקבלו SS באיזור ה-$10mV-200mV$, מה שהגיוני מאחר וערכי הSS האידיאליים הם בערך $60mV$. בנוסף נשים לב כי ה-nmos_native הוא בעל זרם הזליגה הגבוה ביותר, וגם בעל ערך ה-SS הכי גבוה. זה מאחר ומתח הסף שלו שלילי, ותהליך השינוי שלו ממצב Off למצב On יותר איטי.

א.2.4 - סימולציית DC Sweep על VDS - ותופעת DIBL


בסעיף זה נבצע סימולציית DC sweep כאשר V_{DS} נע בין 0-V_{DD}, ו$V_{GS} = 0$ על אותם ההתקנים, ונבדוק האם נצליח להבחין בתופעת DIBL. תופעה זו מתארת את שינוי המתח V_{th} כתוצאה משינוי מתח V_{DS} (ראשי תיבות - Drain-Induced Barrier Lowering).
כלומר תופעה זו קורית במיוחד בטרנזיסטורים בעלי תעלה קצרה, ששם למתח V_{DS} יש השפעה רבה יותר על היווצרות התעלה. בפשטות, ככל שV_{DS} עולה, V_{th} יורד.

נבצע את הסימולציות, כאשר את הפרמטרים נגדיר בצורה הבאה (כאשר הDesign variables נשארים על הערכים הקבועים מטה כדי לשמור על $V_{GS} = 0$ וכל פעם נרוץ על משתנה אחר לצורך הסימולציה). לדוגמה עבור NMOS_18.




התוצאות


NMOS_18/33:



NMOS_Native:



PMOS_18/33:



כפי שציפינו, ניתן לראות מהגרפים כי תופעת DIBL קורית. זאת מכיוון שהזרם I_{DS} גדל למרות שמתחת V_{GS} נשאר 0. כלומר כפי שהסברנו בתחילת החלק, ככל שV_{DS} עולה, כך V_{th} יורד עד לרמה שכבר יש זרם זליגה משמעותי יותר.

נראה גם כי התוצאות תאומות לתיאוריה ע"י הנוסחה של תופעת הDIBL:

$$I_{sub} = I_0 exp(\frac{Vgs-Vt}{\eta\phi_T})(1 - exp(-\frac{Vds}{\phi_T}))exp(\frac{\gamma Vds}{\eta\phi_T})$$

כאשר γ הוא מקדם תופעת הDIBL וערכו מעיד על עד כמה העלאת מתח V_{DS} משפיעה על הזרם. ניתן לראות כי בהצבה של $|V_{DS}| = 0$ נקבל כי הזרם הזליגה הוא 0, מה שגם ניתן לראות בגרפים.

חלק ב' - בניית מהפך

ב.1 - תכנון סכמטי של מהפך ובדיקתו

בחלק זה נבנה מהפך ונבצע מדידות של זמני ההשהיה עבור מקרים שונים.

ב.1.1 - תכנון סכמה של מהפך וקבלת $V_m = \frac{V_{DD}}{2}$ ומציאת β

בחלק זה נתכנן סכמה של מהפך ונבצע סימולציות על מנת לקבל מהפך אופטימלי כך ש- $V_m = \frac{V_{DD}}{2}$. נבדוק מה הβ שהתקבלה.

תחילה ניצור סכמה של מהפך, שכמו שלמדנו בנוי משני טרנזיסטורים כאשר בPUN ישנו PMOS ובPDN- ישנו NMOS. לצורך התרגיל נשתמש בXMOS_18, לכן נקבל כי

$V_{DD} = 1.8V$, ו-$0.9V = \frac{V_{DD}}{2} = V_m$.


ניצור סכמה חדשה, בשם Inverter, ונגדיר לצורך הסימולציה את הפרמטרים הנדרשים.

מאחר ואנחנו משתמשים במשפחת XMOS_18, האורכים של שני הטרנזיסטורים שווים ולכן $L_p = L_n = 180nm$, ומכאן נקבל כי β היא למעשה יחס הרוחבים, כלומר:

$$\beta = \frac{W_p}{W_n} = \frac{W_p/L_p}{W_n/L_n} .$$

נגדיר פרמטר בשם beta, שהוא יכפול את רוחב W_p , וניצור טסט שבו נעשה סימולציית DC Sweep על המשתנה שהגדרנו beta (על ערכים בין 1-4 מאחר וידוע לנו שβ כיוון שלפי התיאוריה נצפה לערכים בין 2-4 פחות או יותר) , ונבדוק בגרף עבור איזה ערך β מתקיים כי מתח המוצא שווה ל-$0.9V = \frac{V_{DD}}{2} = V_m$ (כלומר נקבל גרף של מתח המוצא כפונקציה של β). נעשה זאת כמו בסעיפים הקודמים, באמצעות Marker.

סכימת המהפך:



גרף הסימולציה:



כלומר קיבלנו כי הβ האופטימלית היא $\beta = 3.39421$.
לכן לסעיפים הבאים נעבוד עם רוחב תעלה הבא:

$$W_p = \beta * 420 = 1,425.5682nm = 1.4255682$$


לפי ההנחיות, במערכת נעגל כלפי מעלה ברזולוציה של 10nm, כלומר


$$W_p = 1430nm = 1.43\mu m$$

ב.1.2 - סימולציה בזמן שמראה את גל הכניסה מול המוצא בתדר 1MHz וקיבול מוצא 100fF.


בסעיף זה נבצע סימולציה בזמן שתראה את גל הכניסה אל מול גל המוצא בתדר של $1MHz$ וקיבול מוצא של $100fF$. לצורך הסימולציה נגדיר את מתח הכניסה למקור מתח ריבועי מ0 ועד $V_{DD} = 1.8V$ כיוון שאנו משתמשים כאמור בXMOS_18. לצורך הטסט נוסיף את הקבל הנדרש למוצא, ונגדיר פרמטר של זמן מחזור בשם period שאותו נגדיר כ- $T = \frac{1}{f} = \frac{1}{1M} = 1\mu s$. נגדיר בנוסף אנליזת Transient, עם זמן סריקה של עד $5\mu s$ על מנת להצליח לראות בבירור כמה מחזורים (5 לצורך הדיוק), ונגדיר בOutputs גם את מתח הכניסה וגם את המוצא. נצפה כמובן כי כיוון שמדובר במהפך, מתחי הכניסה ומוצא יהיו הפוכים זה לזה.

הסכמה והגדרת הסימולציה:





גרף התוצאות:



כצפוי, מתח הכניסה הפוך למוצא.

ב.1.3 - מדידת TpHL ו-TpLH ומציאת ה-Tpd הכולל של המהפך.

בסעיף זה נחשב את זמני העליה והירידה של הרכיב שיצרנו, ואת זמן ההשהיה הכולל של המהפך. לצורך החישוב נשתמש בסימולציה מהסעיף הקודם, ובאמצעות Marker נסמן על הגרף את הפרמטרים הדרושים, שהם:


זמן העליה $TpLH$: מוגדר להיות הזמן מרגע שהכניסה מגיעה למחצית מערכה המקסימלי (בירידה), עד לרגע בו המוצא מגיע למחצית מהערך המקסימלי שלו (בעליה). כלומר על הגרפים נשים Markers על 50% ממתח הכניסה והמוצא (במקרה שלנו $0.9V$) וכאן כאמור מודדים מנמוך לגבוה, כלומר על מתח המוצא נשים בעליה, ועל מתח הכניסה בירידה. את החישוב נעשה באמצעות הפרשי הזמנים הנ"ל, כלומר:

$$T_{pLH} = T_{vouthigh50\%} - T_{vinlow50\%}$$

זמן הירידה $TpHL$: מוגדר הפוך מ-$TpLH$, כלומר: הזמן מרגע שהכניסה מגיעה למחצית מערכה המקסימלי (בעליה), עד לרגע בו המוצא מגיע למחצית מהערך המקסימלי שלו (בירידה). כלומר את Markers הפעם נשים על 50% מערכי המתח כך שהכניסה בעליה והמוצא בירידה. החישוב:

$$T_{pHL} = T_{voutlow50\%} - T_{vinhigh50\%}$$

נבצע את הסימולציה ונמצא את הערכים:



מכאן הערכים הם:

$$T_{pLH} = T_{Vout50\%} - T_{Vin50\%} = 1.501999u - 1.5015u = 499ps$$

$$T_{pHL} = T_{Vout50\%} - T_{Vin50\%} = 1.001047u - 1.0005u = 547ps$$

$$T_{pd} = \frac{T_{pLH} + T_{pHL}}{2} = \frac{0.499n + 0.547n}{2} = 523ps$$

בנוסף חישבנו גם במחשבון:

Name	Type	Details	Value	Plot
	signal	/net3		
	signal	/net5		
	expr			
tphl	expr	(cross(VT("/net3") 0.9 1 "falling" nil nil nil) - cross(VT("/net5") 0.9 1 "rising" nil nil nil))	546.8p	
tplh	expr	(cross(VT("/net3") 0.9 1 "rising" nil nil nil) - cross(VT("/net5") 0.9 1 "falling" nil nil nil))	498.7p	
tpd	expr	((tplh + tphl) / 2)	522.7p	

ואכן קיבלנו אותן תוצאות כמו בגרף.

ב.1.4 - שינוי קבל המוצא כך שנבחין בכך שה-Tpd גדל בצורה משמעותית (10%)


בסעיף זה נרצה לבדוק עבור איזה ערך של קבל המוצא נקבל שינוי משמעותי יחסית של 10% בערכו של ה-T_{pd}. נזכר כפי שלמדנו בקורס קודם, כי אם ברצוננו לדחוף עומס גדול יותר (ז"א טעינת קבל מוצא גדול יותר), נגדיל את זמן ההשהייה, ואילו נקטין את הקבל, זמן ההשהיה יקטן. זאת מכיוון ש- $T_{pd} \propto R \cdot C_L$.

נתחיל תחילה בלהבין מה ערכו של T_{pd} אליו נרצה להגיע. בסעיף הקודם קיבלנו כי עבור $c = 100fF$, ש-$T_{pd} = 523ps$.


נרצה כאן שהוא יגדל ב-10%, כלומר להגיע לערך של:

$$T_{pd+10\%} = 1.1 \cdot T_{pd} = 1.1 \cdot 523p = 575.3ps$$

כעת נבצע סימולציית Sweep על ערך הקבל, בטווח ערכים $C \in [100fF,\ 120fF]$, בקפיצות קבועות של $1fF$.



לאחר סריקה ראשונה בקפיצות של $1fF$ ניתן לראות שדילגנו על הערך הרצוי שיהיה לנו ל110% מה T_{pd} המקורי שלנו, לכן ירדנו לרזולוציה של $0.1fF$ בין הערכים $117fF - 118fF$.



ניתן לראות כי על מנת לקבל את ה $T_{pd+10\%}$ הרצוי, נדרש קיבול מוצא של $C = 117fF$.

כמו כן נשיב לב כי קיבלנו $T_{pd} = 575.4ps$ סטייה של 0.1ps בלבד מהערך הרצוי.


ב.1.5 - שינוי רוחב התעלה של הNMOS ל W[nm]=420+(Gx10) עם אותו הערך של בטא מסעיפים קודמים.

בסעיף זה התבקשנו לשנות את רוחב התעלה W בהתאם למספר הקבוצה שלנו, לפי הנוסחה: $W[nm] = 420 + (G \cdot 10) = 420 + (5 \cdot 10) = 470nm$.

בנוסף נשמור על אותו הערך $\beta = 3.39421$ כפי שמצאנו, וגם את אורכי התעלות באורכם המינימלי (ז"א ללא שינוי). נבדוק האם הפעם ההשהייה של המהפך מסעיף 1.4 קטנה או גדלה.

כלומר $W_p = \beta \cdot 470 = 1595nm = 1.6\mu m$ ו- $W_n = 470nm = 0.47\mu m$,

הסכמה החדשה:



כעת נבדוק האם ההשהיה לעומת סעיף ב.1.4 קטנה או גדלה, עבור אותו קיבול המוצא. נצפה לפי התיאוריה כי אילו הגדלנו את רוחב התעלה, זמן ההשהיה יקטן.

נחשב ע"י מחשבון את זמן ההשהיה החדש:


Name	Type	Details	Value
	signal	/net3	
	signal	/net5	
tpd	expr	((tplh + tphl) / 2)	490p
tphl	expr	(cross(VT("/net3") 0.9 1 "falling" nil nil nil) - cross(VT("/net5") 0.9 1 "rising" nil nil nil))	
tplh	expr	(cross(VT("/net3") 0.9 1 "rising" nil nil nil) - cross(VT("/net5") 0.9 1 "falling" nil nil nil))	

ניתן לראות כי קיבלנו $T_{pd-old} = 523ps > T_{pd-new} = 490ps$, כלומר ירידה משמעותית.
הגדלת רוחב הטרנזיסטור NMOS תגדיל את כמות הזרם העובר דרכו.
משמעות הדבר היא שבמהלך המצב הנמוך של צורת גל המוצא של המהפך, ה-NMOS יכול להזרים לאדמה יותר זרם. מה שכן, ע״י שמירה על אותו הערך של β אנחנו לא רק מגדילים את רשת ה-PDN, אלא גם את ה-PUN, ובהתאם לכך ה-T_{pHL} ו-T_{pLH} משתפרים וכתוצאה מכך גם ה-T_{pd}. במהפך כאשר ה-Sizing עולה, אנחנו מקבלים T_{pd} נמוך יותר, בהתאם לנוסחה ממעגלים ספרתיים:

$T_{pd}=T_{p0} \cdot (1 + \frac{C_{ext}}{S \cdot C_{ref}})$. במידה ויש ברשותנו קיבול חיצוני, אנו מגדילים S ובכך מגדילים את הגודל של הטרנזיסטור, וזה מה שנעשה פה להקטנת ההשהיה.

ב.2 - תכנון Layout של מהפך ובדיקתו

בסעיפים הבאים נרצה לתכנן LAYOUT של מהפך תוך עמידה בגדשים:



דגשים:

- עמידה ב-DRC, LVS ודרישות מהתכנון.
- שיתוף דיפוזיות ו-Well ככל הניתן על מנת לקבל Layout מינימלי.
- קווי אספקה ב-Metal 1 בעלי עובי של 9λ, כאשר $\lambda = 0.09\mu m$.
- גובה כול התא יהיה בדיוק 100λ, כולל קווי האספקה.
- יש להשתמש רק ב-M1.
- יישור קווי Metal ושאיפה לסימטריות ככל הניתן.


ב.2.1 - הסבר על מדוע יש לתכנן את התא בהתאם לאיור הנ״ל


בעת תכנון מעגלים דיגיטליים נהוג להשתמש בתאים סטנדרטיים בעלי גובה קבוע ורוחב משתנה. שמירה על אחידות בגובה התאים מאפשרת סידור מסודר ויעיל בשורות, מה שמפשט את תהליך התכנון, חוסך שטח סיליקון ומייעל את ניהול המעגל. בנוסף, אחידות זו מאפשרת פריסה קבועה של קווי אספקת חשמל VDD ו-GND לאורך השורות, דבר שמבטיח זרימה תקינה של זרם לכל תא, וחיבור פשוט ואמין לאספקת המתח.
יתרון נוסף הוא שבמקרה של שינוי או החלפת תא, אין צורך להזיז או לשנות את קווי המתח הקיימים, וכך ניתן לבצע תחזוקה ועדכונים בצורה מהירה וללא פגיעה בתשתית.
כדי לשמור על איכות האספקה, משתמשים בשכבת מתכת, למשל Metal-1 בעובי מתאים. שמירה על מיקום קבוע של קווי האספקה לאורך כל התאים תורמת לאמינות המערכת ומבטיחה רציפות בזרימת החשמל. בנוסף, תכנון זה מאפשר חיבור נוח ויעיל של שערים מסוגים ובגדלים שונים, כמו שערי AND ו-OR, ללא בעיות חיבור או חוסר התאמה.

לסיכום, עיצוב תאים בגובה אחיד ורוחב משתנה תורם לתכנון פשוט, מדויק ואמין של מעגלים דיגיטליים.

ב.2.2 - סימבול עבור המהפך משאלה 1.1

ניצור סימבול לסכמה מסעיף ב.1.1, ולשם כך נשנה מעט את הסכמה ונוסיף פינים.
את רוחב W_p כפלנו בערך ה-β שמצאנו.






ב.2.3 - שרטוט Layout עבור התא

בסעיף זה נשרטט את הLAYOUT עבור המהפך. בחלון הסכמה עצמו, נעשה Launch ואז LayoutXL, ועיי Connectivity, ואז Generate נייבא את הרכיבים שלנו ע"י All from source. נדאג שלפי ההנחיות, הגובה הכולל של התא יהיה:

$H = 100\lambda = 100 \cdot 0.09\mu m = 9\mu m$. נדאג לסימטריות ככל הניתן


ולLayout מינימלי. נוסיף את קווי האספקה, נשים את הפינים של המתחים עליהם, וגם נחבר את ה-Body של הטרנזיסטורים למתחים הרלוונטים.


ה-Layout:



ב.2.4 - נוודא שאין בעיות DRC למעט בעיות Density/Coverage

בסעיף זה נבצע בדיקת Design Rule Check - DRC. נלחץ על Calibre ואז RunnmDRC. לאחר מכן בחלון שנפתח נכנס לRules, ונייבא את קובץ החוקים הרלוונטי מDRC Rules File. לאחר מכן נריץ את הבדיקה ע"י לחיצה על Run DRC. להלן תוצאות הבדיקה:






תוצאות הבדיקה תקינות. מהערות התרגיל ניתן להתעלם מהשגיאות הנ"ל שקופצות.


<u>ב.2.5 - ביצוע LVS והכנסה לדוח של הפלט של הבדיקה אשר מאשר התאמה (סמיילי ירוק)</u>

בסעיף זה נריץ בדיקת Layout vs Schematic - LVS. תהליך הרצה דומה לזה של DRC, רק שהפעם נלחץ על RunnmLVS ונריץ באותו האופן. תקין כפי שניתן לראות.




ב.2.6 - נבצע בדיקת PEX, וניצור קובץ Config. נוודא שהתא תקין ובצעו סימולציה לא משנה על מנת לוודא שהוא פועל כהלכה.


בסעיף זה נריץ את בדיקת הPEX - Parasitic Extraction. בדיקה זו נועדה להתחשב בתופעות פרזיטיות הקיימות ב-Layout. למעשה כאן יש התחשבות בכל הנגדים והקבלים בכל החיבורים. (תהליך ההרצה באותו האופן כמו סעיפים קודמים). לאחר מכן נגדיר את הוצאת הפרזיטיקה עבור קבלים, ונגדים כמו כאן למטה:




נריץ ונראה שאין שגיאות:




כעת יפתח לנו ב-Cell-View, בתוך הinverter, קובץ שנקרא Calibre. אותו נפתח ונראה את רכיבים הפרזיטים:




נעשה זום על חלק מהם על מהרכיבים על מנת לראותם טוב יותר:







כעת נריץ REV על ידי Start RVE במסך הPEX.



ניצור כעת קובץ Config שיופיע לנו בCell-View, ונריץ סימולצייה כלשהי על מנת לראות שהכל עובד תקין.





עובד והכל תקין.

ב.2.7 - ביצוע סימולציות אשר ביצענו בשאלה 1 עבור התא עם תוספת הפרזיטיקה, ונערוך השוואה בין ערכי המהפך לפני ואחרי PEX.

נרצה בסעיף זה להשוות את זמני השהייה עם ובלי פרזיטיקה. לשם כך, נבצע שוב את הסימולציה של סעיף ב.1.3
נזכר בתוצאות ללא ה-PEX:

Name	Type	Details	Value	Plot
	signal	/net3		
	signal	/net5		
	expr			
tphl	expr	(cross(VT("/net3") 0.9 1 "falling" nil nil nil) - cross(VT("/net5") 0.9 1 "rising" nil nil nil))	546.8p	
tplh	expr	(cross(VT("/net3") 0.9 1 "rising" nil nil nil) - cross(VT("/net5") 0.9 1 "falling" nil nil nil))	498.7p	
tpd	expr	((tplh + tphl) / 2)	522.7p	

כעת נרצה להריץ עם הPEX.

Output	Nominal	Spec	Weight	Pass/Fail
Filter	Filter	Filter	Filter	Filter
VIN				
VOUT				
tphl	600.5p			
tplh	448p			
tpd	524.2p			

כפי שניתן לראות, ה-$T_{pd} = 522.7ps < T_{pdpex} = 524.2ps$ הכולל עלה מעט, עקב הפרזיטיקה המזערית שהתווספה. זאת מכיוון שכעת ישנם עוד קיבולים אקסטרינזים במעגל, וכפי שראינו מהנוסחה:

$$T_{pd} = T_{p0}(1 + \frac{C_{ext}}{S \cdot C_{ref}})$$

כלומר C_{ext} עולה אזי גם T_{pd} עולה.

ב.2.8 - שינוי של קבל המוצא כך שנבחין בכך שה- Tpd גדל בצורה משמעותית.

נבצע כעת את אותה הסימולציה עם הוספת הפרזיטיקה עם שינוי של 10% של ערך ה-T_{pdpar}. כלומר נחפש כעת את הקיבול עבורו יתקבל $T_{pdpar+10\%}$ באופן הבא:

$$T_{pdpar+10\%} = 1.1 \cdot T_{pdpar} = 1.1 \cdot 524.2p = 576.62ps$$

Parameters: cap=117f			
9	HW1_GalAriel_in...	VIN	
9	HW1_GalAriel_in...	VOUT	
9	HW1_GalAriel_in...	tphl	661.5p
9	HW1_GalAriel_in...	tplh	490.6p
9	HW1_GalAriel_in...	tpd	576p
Parameters: cap=117.1f			
10	HW1_GalAriel_in...	VIN	
10	HW1_GalAriel_in...	VOUT	
10	HW1_GalAriel_in...	tphl	661.9p
10	HW1_GalAriel_in...	tplh	490.8p
10	HW1_GalAriel_in...	tpd	576.3p
Parameters: cap=117.2f			
11	HW1_GalAriel_in...	VIN	
11	HW1_GalAriel_in...	VOUT	
11	HW1_GalAriel_in...	tphl	662.2p
11	HW1_GalAriel_in...	tplh	491p
11	HW1_GalAriel_in...	tpd	576.6p

כלומר קיבלנו כי הקיבול הנדרש הוא $C = 117.2fF$ (כלומר גדל ב$0.2fF$), מה שמסתדר לנו עם כך שהקיבולים הפרזיטיים שהם בסדרי גודל של בערך $0.1fF$ ואף יותר קטנים, כמעט ואינם משפיעים על קיבול המוצא.

ב.2.9 - בדיקה של איזה קבל מוצא גדול יותר, זה של התא הסכמתי, או של התא שקיבלנו לאחר ה-PEX.


קיבול המוצא של התא לאחר ה-PEX, כפי שראינו מעט גבוה יותר לעומת זה של התא ללא ה-PEX. זאת כיוון שהקיבולים הפרזיטיים מתווספים, אולם כיוון שכפי שראינו שהקיבולים הפרזיטיים קטנים משמעותית מקיבול המוצא (בכמה סדרי גודל), הם כמעט וזניחים לגבי השפעתם על המעגל.

חלק ג' - בניית Buffer

ג.1 - תכנון סכמטי של הBuffer ובדיקתו

ג.1.2+1.1 - תכנון 2 סכמות של התא והסימבולים שלהם

הBuffer הוא רכיב הבנוי משני מהפכים המחוברים בטור. מטרתו היא להעביר את אות הכניסה ללא שינוי לוגי, תוך יצירת השהיה.
בסעיף זה, נתכנן 2 סכמאות של התא, כאשר סכמה אחת ממומשת ע"י טרנזיסטורים בלבד עם sizing אופטימלי והסכמה השנייה ממומשת באמצעות המהפכים שיצרנו בסעיף הקודם. נתכנן מהפך ראשון בגודל מתאים שיהיה 4FO.
לשם כך, נבצע סימולצית Transient כמו בחלק 2, שעל ידיה נמצא את רוחב W_n האופטימלי לפי t_{pd}. נשתמש ב-β שכבר מצאנו בסעיף הקודם, $\beta = 3.39421$.



W_n האופטימלי שבחרנו מתוך הגרף הוא ב $W_n = 2.5\mu m$. בחירה בערך זה נתמכת בניתוח כמותי של השיפוע. ניתן לראות כי עבור W_n בתחום הנמוך (למשל מ-0.5 עד 2.5) מתקבלת ירידה חדה בזמן ההשהיה (כ-62%). לעומת זאת, מעבר ל-$W_n = 2.5\mu m$ השיפוע קטן משמעותית, כלומר קצב השיפור בזמן ההשהיה פוחת בצורה חדה. כלומר בחרנו בנקודת ה-"ברך" של העקומה - הנקודה בה הגדלה נוספת של W_n גורמת לירידה מתונה יותר ב t_{pd}.
ואכן, מעבר לערך זה מתקבלת ירידה שולית בלבד בזמן ההשהיה. לכן ביצענו trade-off הנדסי בין שיפור ההשהיה לבין הגידול ברוחב תעלת הטרנזיסטור (ובהתאם גם בקיבול ובשטח).


כעת נתכנן לפי FO4, כלומר למהפך הראשון נחלק ב4 את הערכים שמצאנו ונקבל (לאחר עיגול ל10nm):

מהפך ראשון - $W_{p1} = 2.12\mu m, W_{n1} = 0.63\mu m$


מהפך שני - $W_{p2} = 8.49\mu m, W_{n2} = 2.5\mu m$

נשרטט שתי סכמות שונות לבאפר, עם פרמטר β שמצאנו בסעיפים הקודמים ועם רוחבי הטרנזיסטורים החדשים.


<u>Buffer - מורכב מטרנזיסטורים בלבד:</u>




<u>הסימבול:</u>



Buffer - מורכב ממהפכים בלבד:




והסימבול שלו




ג.1.3 - סימולציה בזמן שמראה את גל הכניסה מול המוצא בתדר 1MHz וקיבול מוצא 100fF.

כפי שעשינו בחלק ב'-המהפך, גם פה הגדרנו סימולציה בזמן של גל הכניסה מול גל המוצא בתדר של $f = 1MHz$ וקיבול מוצא של $C = 100fF$. הגדרנו מתח כניסה ריבועי מ0 ועד $1.8V$, ופרמטר הזמן $T = 1\mu s$ באנליזת Transient וזמן סריקה של עד $T = 6\mu s$ - נרצה לקבל שמתח המוצא מתנהג כמו מתח הכניסה, עבור גל פולסים ריבועי ללא שינוי באמפליטודה, כלומר שהBuffer שלנו תקין.

עבור Buffer מטרנזיסטורים



עבור Buffer ממהפכים



ניתן לראות כי גל הכניסה נשמר במוצא, כלומר. קיבלנו לפי הציפיה כי ה-Buffer תקין.

ג.1.4 - מציאת TPD ללא סימולציה.

בסעיף זה ביקשנו להעריך את זמן ההשהיה הכולל T_{pd} של Buffer המורכב משני מהפכים המחוברים בטור. באופן כללי, זמן ההשהיה הכולל מתקבל כסכום זמני ההשהיה של כל אחד מהשלבים:

$$T_{pd(buffer)} = T_{pd(inverter1)} + T_{pd(inverter2)}$$

מהגרף שנמדד עבור המהפך השני (המניע את העומס החיצוני), נמצא כי עבור הערך האופטימלי $W_n = 2.5\mu m$ מתקבל: $T_{pd(inverter2)} = 189.989ps$.

כעת נרצה להעריך את תרומת המהפך הראשון. למרות שהמהפך הראשון קטן פי 4 מהמהפך השני, לא ניתן להסיק מכך שזמן ההשהיה שלו גדול פי 4. הסיבה היא שזמן ההשהיה תלוי גם בהתנגדות וגם בקיבול העומס $T_{pd} \propto R_{eq} C_{load}$: אמנם למהפך הראשון התנגדות אפקטיבית גדולה יותר (בגלל רוחב קטן יותר), אך הוא דוחף את קיבול הכניסה של המהפך השני, שהוא גדול יותר (עקב רוחבו הגדול יותר). לכן, הגדלת ההתנגדות והגדלת הקיבול פועלות יחד, כך שזמן ההשהיה של השלב הראשון נשאר באותו סדר גודל של השלב השני.

לכן בהסתמך על כך, נעריך כי $T_{pd(buffer)} = 2T_{pd(inverter2)} = 370ps - 390ps$.

ג.1.5 - חישוב TPD בעזרת סימולציה.

עבור Buffer מהפכים:

Name	Type	Details	Value
vout_inverter	signal	/net9	
vin_inverter	signal	/net13	
tpd	expr	((tplh + tphl) / 2)	187.7p
tplh	expr	(cross(VT("/net9") 0.9 1 "falling" ...	202.5p
tphl	expr	(cross(VT("/net9") 0.9 1 "rising" ...	172.8p
	signal	/net11	
	signal	/net10	
	signal	/net3	
tplh3	expr	(cross(VT("/net3") 0.9 1 "falling" ...	139.4p
tphl3	expr	(cross(VT("/net3") 0.9 1 "rising" ...	147p
tpd3	expr	((tplh3 + tphl3) / 2)	143.2p
tplh11	expr	(cross(VT("/net11") 0.9 1 "falling...	118.1p
tphl11	expr	(cross(VT("/net11") 0.9 1 "rising"...	102.2p
tpd11	expr	((tphl11 + tplh11) / 2)	110.1p

ביצענו את החישובים בטבלה הבא:
הצהוב זה עבור הזמנים של המהפך בסכמה לבד.
הירוק והכחול מציגים את הזמנים של המהפכים בסכמה של החוצץ, כאשר הירוק הוא המהפך הראשון, והכחול הוא המהפך השני בחוצץ.
לכן לפי ההגדרה של T_{pd} של חוצץ שמורכב משני מהפכים קיבלנו

$$T_{pd(inverter1)}+T_{pd(inverter2)} = T_{pd(buffer)} = 143.2ps + 110.1ps = 253.3ps$$

ניתן לראות כי ההערכה שביצענו קודם לכן אינה מדויקת, וכי זמני ההשהיה של שני השלבים אינם שווים ואף אינם ביחס ישיר ליחס הגדלים בין הטרנזיסטורים. בפרט, למרות שהמהפך הראשון קטן יותר, זמן ההשהיה שלו גדול יותר מהמהפך השני.
הסיבה לכך היא שזמן ההשהיה אינו תלוי רק בגודל הטרנזיסטור, אלא במכפלת ההתנגדות והקיבול $T_{pd} \propto R_{eq} C_{load}$. המהפך הראשון אמנם קטן יותר ולכן בעל התנגדות אפקטיבית גבוהה יותר, אך הוא מניע את קיבול הכניסה של המהפך השני, אשר אינו זניח. לעומת זאת, המהפך השני הוא בעל התנגדות נמוכה יותר (עקב גודל גדול יותר), ולכן מצליח לטעון ולפרוק את הקיבול במהירות יחסית.
מכאן נובע כי לא ניתן להעריך את זמני ההשהיה על סמך יחס הגדלים בלבד, ויש לקחת בחשבון את האינטראקציה בין התנגדות וקיבול בכל שלב.

עבור Buffer טרנזיסטורים:

Name	Type	Details	Value
vout_2nd_trans	signal	/net3	
vout_1st_tran	signal	/net6	
vin_1st_trans	signal	/net1	
tplh2	expr	(cross(VT("/net3") 0.9 1 "falling" nil nil nil) - cross(VT("/net6") 0.9 1 "rising" nil nil nil))	102.6p
tphl2	expr	(cross(VT("/net3") 0.9 1 "rising" nil nil nil) - cross(VT("/net6") 0.9 1 "falling" nil nil nil))	83.04p
tpd2	expr	((tplh2 + tphl2) / 2)	92.81p
tplh1	expr	(cross(VT("/net6") 0.9 1 "falling" nil nil nil) - cross(VT("/net1") 0.9 1 "rising" nil nil nil))	85.29p
tphl1	expr	(cross(VT("/net6") 0.9 1 "rising" nil nil nil) - cross(VT("/net1") 0.9 1 "falling" nil nil nil))	70.97p
tpd1	expr	((tplh1 + tphl1) / 2)	78.13p

ביצענו את החישובים לחוצץ הבנוי מטרנזסיטורים בטבלה הבאה:
הכחול מייצג את חישובי הזמנים עבור המעבר בNMOS, PMOS הראשונים,
בעוד שהאדום מייצג את המעבר השני בטרנזיסטורים, כאשר $T_{pd} = 170.94ps$.

זאת לעומת הT_{pd} של החוצץ המורכב מהמפכים שהיה $T_{pd} = 252.3ps$.

סיכום:
אפשר להבין הבדל זה למרות שמדובר לכאורה באותו רכיב, מאחר ובשרשור שני מהפכים יש כמה גורמים שמגדילים את ההשהייה:


- דרגת מהפך מוסיפה propagation delay (עיכוב פעפוע), זאת לעומת מימוש טרנזיסטורים הוא דרך מבנה ישיר יותר ולכן מתקבלת השהייה קטנה יותר.
- יש צומת פנימית נוספת, כלומר בבאפר של שני המהפכים יש NODE פנימי בין הדרגות, דבר שיוצר קיבולים נוספים בין הרכיבים ומוסיפה RC delay, דבר שמגדיל את הTPD.
- Sizing לא בהכרח זהה אפקטיבית- מאחר ונוצר RC delay מהמבנה של המהפכים, אנחנו מקבלים שבמימוש הטרנזיסטורים רשת Pull-up/Pull-down חזקה יותר יחסית לעומס ולכן מהירה יותר.

ג.2 - תכנון Layout של התא ובדיקתו


הערה: כאן לא נפרט את אותם ההסברים עבור כל השלבים במערכת כמו בסעיף הקודם, כמובן שהכל אותו דבר מהבחינה הזאת.

ג.2.1-נשרטט LAYOUT עבור התאים

Layout טרנזיסטורים:




Layout מהפכים:




ג.2.2 - נוודא שאין בעיות DRC למעט בעיות Density/Coverage

סכמת טרנזיסטורים:




סכמת מהפכים:




ג.2.3 נבצע LVS ונכניס לדוח את הפלט של הבדיקה אשר מאשר התאמה (סמיילי ירוק)


סכמת טרנזיסטורים:




סכמת מהפכים:




ג.2.4 נבצע בדיקת PEX, וניצור קובץ Config. נוודא שהתא תקין ונבצע סימולציה לא משנה על מנת לוודא שהוא פועל כהלכה.





סכמת טרנזיסטורים:



סכמת מהפכים:








לאחר יצירת קובץ Config, נריץ סימולציה כלשהי על מנת לראות שהכל תקין.
(נראה זאת כבר על הדרך בסעיף הבא)

ג.2.5 ביצוע סימולציות אשר ביצענו בשאלה 1 עבור התא עם תוספת הפרזיטיקה, ונערוך השוואה בין ערכי המהפך לפני ואחרי PEX.


נערוך בסעיף זה שוב את הסימולציות שכבר ערכו עבור זמני ההשהיה של שני התאים השונים, תוך התחשבות בפרזיטיקות. (ונשנה את השמות של netx/ ל-vout ו vin לצורך נוחות). את הנוחסה של ה-T_{pd} כמובן ממשנו בדיוק באותה הצורה כמו בסעיפים הקודמים.

עבור Buffer מהטרנזיסטורים:



קיבלנו $T_{pd} = 189.8ps$

עבור Buffer מהמהפכים:



קיבלנו $T_{pd} = 278.2ps$

נערוך לבסוף טבלת השוואה של תוצאות הסימולציה עם ובלי ה-PEX.

Buffer - מהפכים		Buffer - טרנזיסטורים		**סוג Buffer**
PEX	No PEX	PEX	No PEX	**תוספת פרזיטיקה**
278.2	252.3	189.8	170.94	$T_{pd}[ps]$

התוצאות מראות שהוספת הפרזיטיקה אכן מגדילה את זמני ההשהיה (כי כפי שראינו $T_{pd} \propto R_{eq} C_{load}$), כלומר הקיבולים וההתנגדויות הפרזיטיות במעגל מאטות את תהליכי המעגל. (נזכיר כי בעמ' 43 כולל בתוכו את ההסבר על מדוע ישנם פערים בין זמני הBuffer המורכב מטרנזיסטורים וזה המורכב ממהפכים).

<u>ג.2.7+2.6 המינוחים המדויקים לשיטות מימוש ה Layout -השונות שביצענו ב- 2 התאים הללו, ונסביר בקצרה של ה Offs-Trade -השונים בין התאים שיצרנו לאור שיטות המימוש.</u>

השיטה הראשונה בה התבקשנו לממש את ה-Buffer היא באמצעות טרנזיסטורים באופן ידני, ללא שימוש ברכיבים מוכנים מראש. שיטה זו נקראת Full Custom Design, ובה מרכיבים את המעגל כולו מאפס. בשיטה זו ניתן לשלוט באופן מלא בפרמטרים כגון גודל הטרנזיסטורים, מהירויות מעבר וצריכת הספק, ולכן ניתן להגיע לאופטימיזציה גבוהה במיוחד. החיסרון הוא שנדרש זמן תכנון רב ומומחיות גבוהה, והיא פחות מתאימה למימוש בלוקים גדולים, בהם ייתכן צורך בשינויים תכופים.

עבור התא השני, אשר מורכב מהפכים, השתמשנו בשיטת Standard digital cell. בשיטה זו נעשה שימוש ברכיבים מוכנים (המהפכים שיצרנו) מראש לצורך בניית רכיבים חדשים. דבר זה מקל על הבנייה, במיוחד בתכנון מעגלים גדולים. ספריות של Standard Cells מכילות תאים מוכנים (כגון שערים לוגיים), ולכן ניתן לבנות מערכות מורכבות במהירות תוך שימוש חוזר ברכיבים, מה שמפשט מאוד את תהליך התכנון.

לסיכום, בשיטת Full Custom אנו מתכננים כל חלק קטן בתא בצורה ידנית ומדויקת. זוהי שיטה שלוקחת יותר זמן, אך מאפשרת להגיע לביצועים טובים יותר, במיוחד מבחינת מהירות ואופטימיזציה. לעומת זאת, בשיטת Standard Cell משתמשים ברכיבים מוכנים מראש, בדומה ללגו, מה שמקצר משמעותית את זמן הפיתוח ומקל על העבודה, אך בא על חשבון גמישות ויעילות.